仅对英特尔可见 — GUID: sam1403477383383
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477383383
Ixiasoft
4.2.8.5. 零延迟缓冲模式
ZDB模式中,外部时钟输出管脚与时钟输入管脚相位对齐,以实现器件的零延迟。所有 Cyclone® V PLL都支持此模式。
使用此模式时,输入时钟与时钟输出上必须使用同一I/O标准,以保证输入与输出管脚上时钟对齐。PLL时钟输入或输出管脚上不能使用差分I/O标准。
要确保ZDB模式中clk管脚与外部时钟输出(CLKOUT)管脚之间的相位对齐,需要在您的设计中例化一个双向I/O管脚。双向I/O管脚用作反馈数据通路连接PLL的fbout和fbin端口。必须始终对双向I/O管脚分配一个单端I/O标准。PLL使用此双向I/O管脚模拟和补偿PLL时钟输出端口到外部时钟输出管脚的输出延迟。
注: 为避免使用ZDB模式时的信号反射,请勿在双向I/O管脚上布线。
图 63. Cyclone® V PLL中的ZDB模式
图 64. ZDB模式下的PLL时钟之间相位关系实例
相关信息