仅对英特尔可见 — GUID: sam1403479232284
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479232284
Ixiasoft
9.4. 使能和禁用IEEE Std. 1149.1 BST电路
Cyclone® V器件上电后,IEEE Std. 1149.1 BST电路被使能。然而对于 Cyclone® VSoC FPGA,必须上电HPS和FPGA以执行BST。
执行BST停止HPS访问或建立的I/O时,HPS应该保持复位状态。
为避免在不需要IEEE Std. 1149.1电路时无意中将其使能,请通过下表中罗列的管脚连接对此电路永久禁用。
JTAG管脚27 | 连接以禁用 |
---|---|
TMS | Bank 3A的VCCPD 电源 |
TCK | GND |
TDI | Bank 3A的VCCPD 电源 |
TDO | 保持悬空 |
27 JTAG管脚都是专用管脚。软件选项无法禁用 Cyclone® V器件中的JTAG。