仅对英特尔可见 — GUID: sam1403480782441
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480782441
Ixiasoft
5.9.3. Cyclone® V器件中带校准的RT OCT
Cyclone® V器件支持所有bank中的带校准的RT OCT。带校准的RT OCT仅适用于输入和双向管脚的配置。输出管脚配置不支持带校准的RT OCT。如果使用RT OCT,则bank上的VCCIO必须与使能RT OCT的管脚I/O标准相匹配。
I/O标准 | 已校准OCT (Input) | |
---|---|---|
RT (Ω) | RZQ (Ω) | |
SSTL-2 Class I | 50 | 100 |
SSTL-2 Class II | 50 | 100 |
SSTL-18 Class I | 50 | 100 |
SSTL-18 Class II | 50 | 100 |
SSTL-15 Class I | 50 | 100 |
SSTL-15 Class II | 50 | 100 |
1.8 V HSTL Class I | 50 | 100 |
1.8 V HSTL Class II | 50 | 100 |
1.5 V HSTL Class I | 50 | 100 |
1.5 V HSTL Class II | 50 | 100 |
1.2 V HSTL Class I | 50 | 100 |
1.2 V HSTL Class II | 50 | 100 |
差分SSTL-2 Class I | 50 | 100 |
差分SSTL-2 Class II | 50 | 100 |
差分SSTL-18 Class I | 50 | 100 |
差分SSTL-18 Class II | 50 | 100 |
差分SSTL-15 Class I | 50 | 100 |
差分SSTL-15 Class II | 50 | 100 |
差分1.8 V HSTL Class I | 50 | 100 |
差分1.8 V HSTL Class II | 50 | 100 |
差分1.5 V HSTL Class I | 50 | 100 |
差分1.5 V HSTL Class II | 50 | 100 |
差分1.2 V HSTL Class I | 50 | 100 |
差分1.2 V HSTL Class II | 50 | 100 |
SSTL-15 | 20, 30, 40, 60,120 | 240 |
SSTL-135 | 20, 30, 40, 60, 120 | 240 |
SSTL-125 | 20, 30, 40, 60, 120 | 240 |
差分SSTL-15 | 20, 30, 40, 60,120 | 240 |
差分SSTL-135 | 20, 30, 40, 60, 120 | 240 |
差分SSTL-125 | 20, 30, 40, 60, 120 | 240 |
RT OCT校准电路将I/O缓冲器的总阻抗与连接到RZQ管脚的外部电阻进行对比。该电路动态使能或禁用晶体管直到I/O缓冲器的总阻抗与外部电阻相匹配。
器件配置的最后阶段进行校准。当校准电路找到正确的阻抗时,就会掉电并停止更改驱动器的特性。
图 86. 带校准的RT OCT
相关信息