仅对英特尔可见 — GUID: sam1403478828444
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478828444
Ixiasoft
7.7.3.1. 管脚连接和指南
本配置建立需要遵循如下管脚连接和指南:
- 硬接线链中首个器件的MSEL管脚,以选择AS配置方案。对于链中后续器件,硬接线其MSEL管脚来选择PS配置方案。支持PS配置的任何其他Altera®器件也可成链的一部分作为配置从器件。
- 将链中所有器件的以下管脚连接在一起:
- nCONFIG
- nSTATUS
- DCLK
- DATA[]
- CONF_DONE
- 请确保DCLK和 DATA[] 针对每第四个器件进行缓冲,以防止信号完整性和时钟偏斜问题。