仅对英特尔可见 — GUID: sam1403477618851
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477618851
Ixiasoft
5.8.4. 可编程输出缓存延迟
延迟链内置于单端输出缓冲器中。输出缓冲延迟设置有4个级别。默认情况下,无延迟。
延迟链能够独立控制输出缓冲器的上升沿和下降沿延迟,使您能够:
- 调节输出缓冲器占空比
- 补偿通道到通道偏斜
- 通过特意引入通道至通道偏斜来降低同步切换输出(SSO)噪声
- 提高高速存储器接口时序裕量
要了解有关可编程输出缓冲延迟规范的详细信息,请参阅器件数据表。