仅对英特尔可见 — GUID: sam1403476312914
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476312914
Ixiasoft
2.7. 嵌入式存储器模块中的字节使能
嵌入式存储器模块支持字节使能控制:
- 字节使能控制屏蔽输入数据,以便仅写入数据中的指定字节。未写入的字节保留之前写入的值。
- 写使能(wren)信号与字节使能(byteena)信号一起控制RAM模块上的写操作。默认情况下,byteena信号是高电平(使能),并且仅由wren信号控制写操作。
- 字节使能寄存器没有clear端口。
- 如果使用奇偶校验位,在M10K模块上,字节使能功能控制8个数据位和2个奇偶校验位;在MLAB上,字节使能功能控制最宽模式下的所有10个位。
- byteena信号的MSB和LSB分别对应于数据总线的MSB和LSB。
- 字节使能为高电平有效。