仅对英特尔可见 — GUID: sam1403476267805
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476267805
Ixiasoft
2.2.3.2. 混合端口Read-During-Write模式
混合端口read-during-write模式应用于简单和真双端口RAM模式,其中两个端口使用相同时钟在同一存储器地址执行读写操作(即,一个端口从该地址读取数据,另一个端口则对该地址写入数据)。
输出模式 | 存储器类型 | 说明 |
---|---|---|
"new data" | MLAB | 对不同端口的read-during-write操作会导致MLAB寄存器输出端显示数据写入MLAB存储器后,下一个时钟上升沿上的“new data”。 仅当输出被寄存时才可使用此模式。 |
"old data" | M10K, MLAB | 不同端口的read-during-write操作会导致RAM输出端显示相应地址上的“old data”值。 对于MLAB,仅当输出被寄存时才可使用此模式。 |
"don't care" | M10K, MLAB | RAM输出“don’t care”或者“unknown”值。
|
“constrained don't care" | MLAB | RAM输出“don’t care”或“unknown”值。 Intel® Quartus® Prime软件分析MLAB中读写操作之间的时序。 |
图 12. 混合端口Read-During-Write:New Data模式下图显示 “new data” 模式的混合端口read- during-write行为的采样功能波形。
图 13. 混合端口Read-During-Write: Old Data模式下图显示 “old data” 模式的混合端口read- during-write行为的采样功能波形。
图 14. 混合端口Read-During-Write:Don’t Care或Constrained Don’t Care模式下图显示 “don’t care”或“constrained don’t care”模式的混合端口read-during-write行为的采样功能波形。
在双端口RAM模式中,如果输入寄存器具有相同时钟,则支持混合端口read-during-write操作。此操作期间的输出值为“unknown”。