仅对英特尔可见 — GUID: sam1403477654080
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477654080
Ixiasoft
5.8.8. 总线保持电路
每个I/O管脚提供一个仅在配置完成后才生效的可选总线保持功能。当器件进入用户模式时,总线保持电路采集配置结束时管脚上的值。
总线保持电路使用一个额定阻值(RBH)大约为7 kΩ的电阻器,将信号电平弱拉至管脚的最后驱动状态。总线保持电路将保持该管脚状态直到出现下一输入信号。由此,当总线处于tri-stated(三态)时,不需要外部上拉或下拉电阻器来保持信号电平。
对于每个I/O管脚,可单独指定总线保持电路将非驱动管脚拉离输入阈值电压 —其中的噪声能够导致意外高频切换。为防止过度驱动信号,总线保持电路将I/O管脚的电压电平驱动至低于VCCIO电平。
如果使能总线保持功能,则不能使用可编程上拉选项。要配置差分信号的I/O管脚,请禁用总线保持功能。