仅对英特尔可见 — GUID: sam1403479250377
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479250377
Ixiasoft
9.6.1. a Cyclone® V器件I/O管脚的边界扫描单元
Cyclone® V器件3-bit BSC由下列寄存器组成:
- 采集寄存器—通过OUTJ、OEJ和 PIN_IN 信号与内部器件数据连接。
- 更新寄存器—通过 PIN_OUT 和 PIN_OE 信号与外部数据连接。
TAP控制器内部生成IEEE Std. 1149.1 BST寄存器(shift、clock和update)的全局控制信号。指令寄存器的解码生成MODE信号。
边界扫描寄存器的数据信号数据通路就是从串行数据输入(SDI)信号运行到串行数据输出(SDO)信号。扫描寄存器在器件的TDI管脚开始并结束于TDO管脚。
图 179. Cyclone® V器件的用户I/O BSC和IEEE Std. 1149.1 BST电路
注: TDI、TDO、TMS和TCK管脚,所有VCC和GND管脚类型、以及VREF管脚都没有BSC。
管脚类型 | 采集 | 驱动 | 备注 | ||||
---|---|---|---|---|---|---|---|
Output Capture Register(输出采集寄存器) | OE Capture Register(OE采集寄存器) | Input Capture Register(输入采集寄存器) | Output Update Register(输出更新寄存器) | OE Update Register(OE更新寄存器) | Input Update Register(输入更新寄存器) | ||
用户I/O管脚 | OUTJ | OEJ | PIN_IN | PIN_OUT | PIN_OE | INJ | — |
专用时钟输入 | 0 | 1 | PIN_IN | N.C.(无连接) | N.C. | N.C. | PIN_IN驱动到时钟网络或逻辑阵列 |
专用输入 28 | 0 | 1 | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到控制逻辑 |
专用双向(开漏)29 | 0 | OEJ | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到配置控制 |
专用双向30 | OUTJ | OEJ | PIN_IN | N.C. | N.C. | N.C. | PIN_IN驱动到配置控制,OUTJ驱动到输出缓冲区。 |
专用输出31 | OUTJ | 0 | 0 | N.C. | N.C. | N.C. | OUTJ驱动到输出缓冲器 |
28 专用输入包括PLL_ENA、VCCSEL、PORSEL、nIO_PULLUP、nCONFIG、MSEL0、MSEL1、MSEL2、MSEL3、MSEL4和 nCE管脚。
29 包括CONF_DONE和nSTATUS管脚。
30 包括DCLK管脚。
31 包括nCEO管脚。