仅对英特尔可见 — GUID: sam1403477311464
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477311464
Ixiasoft
4.2.7.1. areset
areset信号是每个PLL的复位或者重同步输入。器件输入管脚或者内部逻辑能够驱动这些输入信号。
当areset被驱动为高电平时,PLL计数器复位,清零PLL输出,将PLL置于失锁状态。随后VCO恢复为默认设置。当areset再次被驱动为低电平时,PLL重新同步到其重锁定状态的输入。
每次PLL失锁后必须置位areset信号以保证PLL输入与输出时钟之间的正确相位关系。可以在失所(loss-of-lock)条件后使用 Intel® Quartus® Prime IP Catalog设置PLL以便其自动复位(self-reset)。
如下情况时,必须使用areset信号:
- 设计中已使能PLL重配置或者时钟切换功能
- 失锁(loss-of-lock)状态后,必须保持PLL输入与输出时钟之间的相位关系
注: 如果上电后PLL的输入时钟没有翻转或者不稳定,则要在输入时钟稳定并进入规格范围内后置位areset信号。