仅对英特尔可见 — GUID: sam1403480762988
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480762988
Ixiasoft
5.6.4. Cyclone® V SE器件的模块化I/O Bank
系列编号 | A2 | A4 | A5 | A6 | |||||||
---|---|---|---|---|---|---|---|---|---|---|---|
封装 | U484 | U672 | U484 | U672 | U484 | U672 | F896 | U484 | U672 | F896 | |
FPGA I/O Bank | 3A | 16 | 16 | 16 | 16 | 16 | 16 | 32 | 16 | 16 | 32 |
3B | 6 | 32 | 6 | 32 | 6 | 32 | 48 | 6 | 32 | 48 | |
4A | 22 | 68 | 22 | 68 | 22 | 68 | 80 | 22 | 68 | 80 | |
5A | 16 | 16 | 16 | 16 | 16 | 16 | 32 | 16 | 16 | 32 | |
5B | — | — | — | — | — | 7 | 16 | — | 7 | 16 | |
HPS Row I/O Bank | 6A | 52 | 56 | 52 | 56 | 52 | 56 | 56 | 52 | 56 | 56 |
6B | 23 | 44 | 23 | 44 | 23 | 44 | 44 | 23 | 44 | 44 | |
HPS Column I/O Bank | 7A | 19 | 19 | 19 | 19 | 19 | 19 | 19 | 19 | 19 | 19 |
7B | 21 | 22 | 21 | 22 | 21 | 22 | 22 | 21 | 22 | 22 | |
7C | 8 | 12 | 8 | 12 | 8 | 12 | 12 | 8 | 12 | 12 | |
7D | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | 14 | |
FPGA I/O Bank | 8A | 6 | 13 | 6 | 13 | 6 | 6 | 80 | 6 | 6 | 80 |
总计 | 203 | 312 | 203 | 312 | 203 | 312 | 455 | 203 | 312 | 455 |