仅对英特尔可见 — GUID: sam1403479089133
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479089133
Ixiasoft
7.13.1. Altera Unique Chip ID(唯一芯片ID)IP核
Altera Unique Chip ID IP核提供如下功能:
- 获得FPGA器件的芯片ID。
- 允许识别设计中的器件也是安全功能中不可或缺的部分,可保护设计免受未经授权器件的侵害。
相关信息