仅对英特尔可见 — GUID: sam1403480864900
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480864900
Ixiasoft
5.11.1. 高速差分I/O位置
下图显示 Cyclone® V器件中专用串化器/解串器(SERDES)电路以及高速I/O的位置。
图 100. 高速差分I/O在 Cyclone® V E A2和A器件中的位置
图 101. 高速差分I/O在 Cyclone® V GX C3器件中的位置
图 102. 高速差分I/O在 Cyclone® V GX C4、C5、C7和C9器件,以及 Cyclone® V GT D5、D7和D9器件中的位置
图 103. 高速差分I/O在 Cyclone® V SE A2、A4、A5和A6器件的位置
图 104. 高速差分I/O在 Cyclone® V SX C2、C4、C5和C6器件,以及 Cyclone® V ST D5和D6器件中的位置