仅对英特尔可见 — GUID: sam1403480906230
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480906230
Ixiasoft
6.3.1. 指南: 使用DQ/DQS管脚
下表提供使用DQ/DQS管脚的指南:
- 器件支持x8倍或者x16倍DQ总线模式的DQ和DQS信号。 Cyclone® V器件不支持x4倍总线模式。
- 您能够将未作时钟的DQSn管脚作为DQ(数据)管脚使用。
- 如果不使用DQ/DQS管脚进行存储器对接,则可以将这些管脚作为用户I/O。但是, Cyclone® V SE、SX和ST器件上未使用的HPS DQ/DQS管脚不能作为用户I/O使用。
- 一些特定DQ管脚还可用作RZQ管脚。如果需要额外的RZQ管脚,就可将DQ管脚用作RZQ管脚。
注: 对于其中有管脚用作RZQ管脚的x8或者x16 DQ/DQS组,Altera建议手动分配DQ和DQS管脚。否则, Intel® Quartus® Prime软件可能无法布局DQ和DQS管脚,导致“no-fit”错误。
读取管脚列表
对于DQ管脚的最大数量和特定 Cyclone® V器件每组中的确切数量,请参阅相关器件管脚列表。
在管脚列表中,DQS和DQSn管脚代表差分数据选通/时钟管脚对。 Cyclone® V管脚列表中列出的DQS和DQSn管脚,分别作为DQSX Y 和DQSnX Y 。X表示DQ/DQS组编号,Y表示该组位于器件顶端(T)、底部(B)、左侧(L)或者右侧(R)。
注: Cyclone® V E A9、GX C9和GT D9器件的F484封装仅支持顶端使用T_DQ_0到T_DQ_23管脚分配的24位硬核控制器。即使在这些器件的“F484封装管脚”表中,"HMC Pin Assignment"列罗列出了T_DQ_32到T_DQ_39,您也不能将这些管脚分配用于硬核控制器。