仅对英特尔可见 — GUID: sam1403476955611
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476955611
Ixiasoft
4.1.2.1. 全局时钟网络(Global Clock Networks)
Cyclone® V器件提供GCLK,能够驱动整个器件。GCLK可用作功能模块的低偏斜时钟源,例如,自适应逻辑模块(ALM)、数字信号处理(DSP)、嵌入式存储器以及PLL。 Cyclone® V I/O单元(IOE)和内部逻辑可以驱动GCLK创建内部生成的全局时钟和其他高扇出控制信号,例如:同步或异步清零与时钟使能信号。
图 35. Cyclone® V E, GX和GT器件中的GCLK网络 此图是硅晶片的顶视图,对应于器件封装的反向图。
图 36. Cyclone® V SE, SX和ST器件中的GCLK网络 此图是硅晶片的顶视图,对应于器件封装的反向图。