仅对英特尔可见 — GUID: sam1403476570339
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476570339
Ixiasoft
3.5.6. 累加器和Chainout加法器
Cyclone® V 精度可调DSP模块支持一个64-bit累加器和一个64-bit加法器。
以下信号能够动态控制累加器功能:
- NEGATE
- LOADCONST
- ACCUMULATE
使能位于输入寄存器bank与累加器之间的64-bit双倍累加寄存器后,累加器可支持双倍累加。
编程文件中双倍累加寄存器为静态设置。
累加器和chainout加法器功能不支持两个独立的18 x 19模式和三个独立的9 x 9模式。
功能 | 说明 | NEGATE | LOADCONST | ACCUMULATE |
---|---|---|---|---|
Zeroing | 禁用累加器。 | 0 | 0 | 0 |
Preload | 对累加器加载一个初始值。在64-bit预加载值中,只有一个比特的值能为“1”。该比特可用作64-bit结果中任何位置DSP结果的舍入值。 | 0 | 1 | 0 |
Accumulation | 将当前结果与之前累加结果相加。 | 0 | X | 1 |
Decimation | 此功能将当前结果转换成二进制补码,然后与之前结果相加。 | 1 | X | 1 |