仅对英特尔可见 — GUID: sam1403479008870
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479008870
Ixiasoft
7.10.2.1. 管脚连接和指南
本配置建立需要遵循如下管脚连接和指南:
- 分隔 CONF_DONE 和nSTATUS管脚,以允许每个器件单独进入用户模式。
- 一个与JTAG兼容的头(header)连接JTAG链中的多个器件。链中的器件数仅受下载电缆驱动能力的限制。
- 如果JTAG链中有4个或更多器件,则使用板上缓冲器对TCK、TDI和TMS管脚进行缓冲。您还可以将有JTAG支持的其他Altera器件连接到链中。
- 系统包含多个器件或使用边界扫描测试 (BST)电路测试您的系统时,JTAG链器件编程是您的理想选择。