仅对英特尔可见 — GUID: sam1403480778760
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480778760
Ixiasoft
5.9.2. Cyclone® V器件中带校准的RS OCT
Cyclone® V器件支持所有bank中带校准的RS OCT。
I/O标准 | 已校准的OCT (Output) | |
---|---|---|
RS (Ω) | RZQ (Ω) | |
3.0 V LVTTL/3.0 V LVCMOS | 25/50 | 100 |
2.5 V LVCMOS | 25/50 | 100 |
1.8 V LVCMOS | 25/50 | 100 |
1.5 V LVCMOS | 25/50 | 100 |
1.2 V LVCMOS | 25/50 | 100 |
SSTL-2 Class I | 50 | 100 |
SSTL-2 Class II | 25 | 100 |
SSTL-18 Class I | 50 | 100 |
SSTL-18 Class II | 25 | 100 |
SSTL-15 Class I | 50 | 100 |
SSTL-15 Class II | 25 | 100 |
1.8 V HSTL Class I | 50 | 100 |
1.8 V HSTL Class II | 25 | 100 |
1.5 V HSTL Class I | 50 | 100 |
1.5 V HSTL Class II | 25 | 100 |
1.2 V HSTL Class I | 50 | 100 |
1.2 V HSTL Class II | 25 | 100 |
差分SSTL-2 Class I | 50 | 100 |
差分SSTL-2 Class II | 25 | 100 |
差分SSTL-18 Class I | 50 | 100 |
差分SSTL-18 Class II | 25 | 100 |
差分SSTL-15 Class I | 50 | 100 |
差分SSTL-15 Class II | 25 | 100 |
差分1.8 V HSTL Class I | 50 | 100 |
差分1.8 V HSTL Class II | 25 | 100 |
差分1.5 V HSTL Class I | 50 | 100 |
差分1.5 V HSTL Class II | 25 | 100 |
差分1.2 V HSTL Class I | 50 | 100 |
1.2 V HSTL Class II | 25 | 100 |
SSTL-15 | 25, 50 | 100 |
34, 40 | 240 | |
SSTL-135 | 34, 40 | 240 |
SSTL-125 | 34, 40 | 240 |
HSUL-12 | 34, 40, 48, 60, 80 | 240 |
差分SSTL-15 | 25, 50 | 100 |
34, 40 | 240 | |
差分SSTL-135 | 34, 40 | 240 |
差分SSTL-125 | 34, 40 | 240 |
差分HSUL-12 | 34, 40, 48, 60, 80 | 240 |
RS OCT校准电路将I/O缓冲器的总阻抗与连接到RZQ管脚的外部参考电阻进行比较,并且动态地使能或者禁用晶体管直到它们匹配。
器件配置的最后阶段进行校准。当校准电路找到正确的阻抗时,就会掉电并停止更改驱动器的特性。
图 85. 有校准的RS OCT该图显示作为输出晶体管固有阻抗的RS。
相关信息