仅对英特尔可见 — GUID: sam1403478750515
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478750515
Ixiasoft
7.3.6. 用户模式(User Mode)
您可以使能可选的 INIT_DONE 管脚来监控初始化阶段。 INIT_DONE 管脚被拉高后,初始化完成并且设计开始执行。随后用户I/O管脚将按照您设计的规定运行。
器件初始化期间,FPGA寄存器,内核逻辑和I/O不会同时从复位中释放。时钟频率,器件尺寸和设计复杂度的增加需要一个复位策略,即,考虑从复位中释放时存在的差异。 Intel® 建议使用以下实现来正确复位设计,直到器件完全进入用户模式:
- 器件完全进入用户模式后,开始任何操作之前,都要遵照CONF_DONE高电平到用户模式(tCD2UM),或CONF_DONE高电平到用户模式,并开启 Cyclone® V器件数据表中定义的CLKUSR选项(tCD2UMC)规范,先将整个设计保持复位状态一段时间,例如,tCD2UM在 Cyclone® V器件中的范围是介于175 us至437 us。
- 如果有一个基于 Intel® FPGA输出管脚来反应的外部器件,请执行以下步骤以避免做出错误反应:
- 请确保该外部器件忽略FPGA输出管脚的状态,直到外部INIT_DONE管脚变成高电平。请参阅 Cyclone® V器件数据表中的tCD2UM或tCD2UMC规范了解更多信息。
- 使用外部逻辑保持外部器件的输入状态恒定,直到外部INIT_DONE管脚变成高电平。