仅对英特尔可见 — GUID: sam1403477048280
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477048280
Ixiasoft
4.1.3. 每个象限的时钟源
Cyclone® V器件的每象限每脊柱时钟中有30 个部分时钟(SCLK)网络。SCLK网络能够驱动每个逻辑阵列模块(LAB)行中的六行时钟,九列I/O时钟以及两个内核参考时钟。SCLK是器件的内核功能块、PLL以及I/O接口的时钟源。
在每个时钟连接到每个LAB行的时钟布线之前,脊柱时钟是GCLK、RCLK 和PCLK之间的另一层布线。脊柱时钟的设置是透明的。 Intel® Quartus® Prime软件根据GCLK、RCLK和PCLK网络自动对脊柱时钟进行布线。
下图显示了每象限中每个脊柱时钟的GCLK、RCLK、PCLK或者PLL反馈时钟网络驱动的SCLK。GCLK、RCLK、PCLK和PLL反馈时钟共享同一SCLK布线。要确保设计能在 Intel® Quartus® Prime软件中成功拟合,时钟资源的总数一定不要超过每个区域中的SCLK限制。
图 41. 每象限每个脊柱时钟中的分层时钟网络