仅对英特尔可见 — GUID: sam1403480700006
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480700006
Ixiasoft
5.4.9. 指南:通用高速信号的管脚布局
对于速度快于200 MHz的通用高速信号,请遵循如下指南以确保I/O时序收敛。
- 避免将HMC DQ管脚用作输入管脚。
- 避免将HMC DQ管脚和命令管脚用作输入管脚。
使用硬存储控制器管脚的I/O信号通过HMCPHY_RE布线元件进行布线。与其他I/O管脚相比,这些布线元件具有较高布线延迟。要识别 Cyclone® V器件和封装的硬存储控制器管脚,请参阅相关管脚说明(pin-out)文件。