仅对英特尔可见 — GUID: sam1403476287014
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476287014
Ixiasoft
2.4. 嵌入式存储器模式
警告:
为避免损坏存储器中的数据,在读写操作过程中切勿违反任何存储器模块输入寄存器上的建立和保持时间。该注意事项适用于单端口RAM,简单双端口RAM,真双端口RAM或者ROM模式的存储器模块。
存储器模式 | M10K支持 | MLAB支持 | 说明 |
---|---|---|---|
单端口RAM | Yes | Yes | 一次只能执行一个读或一个写操作。 使用读使能端口控制写操作过程中的RAM输出端口行为:
|
简单双端口RAM | Yes | Yes | 您可以对不同位置同时执行读写操作,其中端口A进行写操作,端口B进行读操作。 |
真双端口RAM | Yes | — | 可以执行两个端口操作的任意组合:在两个不同时钟频率上的两个读操作、两个写操作,或者一个读操作和一个写操作。 |
移位寄存器(shift-register) | Yes | Yes | 可将存储器模块用作移位寄存器以节省逻辑单元和布线资源。 在需要本地数据存储(例如:有限脉冲响应(FIR)滤波器、伪随机数生成器、多通道滤波和自相关与互相关函数)的DSP应用程序中很有用。传统上,使用标准触发器(flip-flop)实现本地数据存储,然而使用触发器实现大型移位寄存器会消耗大量逻辑资源。 移位寄存器的大小(w × m × n)是由输入数据位宽(w)、抽头(tap)长度 (m) 和抽头数量(n)决定。通过级联存储器模块,能够实现较大的移位寄存器。 |
ROM | Yes | Yes | 可将存储器模块用作ROM。
|
FIFO | Yes | Yes | 可将存储器模块用作FIFO缓存。使用SCFIFO和DCFIFO IP核实现设计中的单时钟和双时钟异步FIFO缓存。 对于使用许多小而浅的FIFO缓存的设计而言,MLAB是FIFO模式的理想选择。然而MLAB并不支持混合宽度FIFO 模式。 |