仅对英特尔可见 — GUID: sam1403476483234
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476483234
Ixiasoft
3.5. 模块体系结构
Cyclone® V精度可调DSP模块由如下单元组成:
- 输入寄存器bank
- 预加器
- 内部系数
- 乘法器
- 加法器
- 累加器和chainout加法器
- 脉动寄存器
- 双倍累加寄存器
- 输出寄存器bank
如果未在脉动FIR模式下配置精度可调DSP模块,则旁路两个脉动寄存器。
图 19. Cyclone® V 器件中的精度可调DSP模块体系结构