仅对英特尔可见 — GUID: sam1403478212710
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478212710
Ixiasoft
5.13.1. Cyclone® V器件中的接收器块
Cyclone® V差分接收器具有以下几个硬件块:
- 数据重对齐块(bit slip,位滑动)
- 解串器
下图显示接收器的硬件块。SDR和DDR模式中,来自IOE的数据宽度分别是1位和2位。解串器包括移位寄存器和并行加载寄存器,最多发送10位到内部逻辑。
图 109. 接收器结构图