仅对英特尔可见 — GUID: sam1403478550436
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478550436
Ixiasoft
6.4.5.3. DQS后同步码电路
DDR3和DDR2 SDRAM中的读写操作都具有前导码和后同步码指标。DQS处于后同步状态时,如果读操作的最后阶段期间DQS线上出现噪声,则DQS后同步码电路将确保不会丢失数据。
Cyclone® V器件包含专用后同步码寄存器,可控制这些寄存器在读操作最后阶段中对DQ输入寄存器提供时钟的移位DQS信号接地。该功能可确保读操作结束期间以及在DQS处于后同步码状态时,DQS输入信号上出现的任何毛刺都不会影响DQ IOE寄存器。
- 前同步码状态中,DQS处于低电平,并且刚好在高阻抗状态之后。
- 后同步码状态中,DQS处于低电平,并且刚好在返回高阻抗状态之前。
对于使用双向读选通(DDR3和DDR2 SDRAM)的外部存储器接口,DQS信号在进入或离开高阻抗状态之前处于低电平。