仅对英特尔可见 — GUID: sam1403477291806
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477291806
Ixiasoft
4.2.5. PLL级联
Cyclone® V器件支持两种类型的PLL级联
PLL-to-PLL级联
该级联模式可以比整数模式下的单个PLL综合更精确的输出频率。整数模式下级联两个PLL会扩展预分频计数器N和乘法计数器M的有效范围。
Cyclone® V器件仅使用adjpllin输入时钟源作为可分频的小数分频PLL之间的级联。
Altera建议对源(上游)PLL使用低带宽设置,对目的地(上游)PLL使用高带宽设置。
Counter-Output-to-Counter-Output级联
级联模式综合一个比单个post-scale计数器C频率更低的输出。级联两个C计数器可以扩展C计数器的有效范围。