仅对英特尔可见 — GUID: sjv1542091850862
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sjv1542091850862
Ixiasoft
7.8.2. 评估AS配置中的数据建立和保持时间裕量
按照以下指南评估并确保建立时间(tDSU)和保持时间(tDH)符合 Cyclone® V器件数据表中表述的要求。评估系统中tDSU和tDH裕量的同时,您还可以使用上述方程式估算系统中DCLK和DATA[3..0]线的走线长度。
图 154. FPGA到EPCQ-A板走线结构框图
数据建立时间裕量必须等于或大于最小数据建立时间(tDSU)
tDCLK – (tBT_DCLK + tCLQV + tBT_DATA) ≥ tDSU
保持时间裕量必须等于或大于最小的数据保持时间(tDSU):
tBT_DCLK + tCLQX + tBT_DATA ≥ tDH
- tDCLK =DCLK周期期间
- tBT_DCLK =从FPGA到EPCQ-A的DCLK板级走线传播延迟
- tCLQV =时钟低电平到输出有效
- tCLQX =输出保持时间
- tBT_DATA =EPCQ-A到FPGA的Data的板级走线传播延迟
- tDSU =FPGA需要的最小数据建立时间
- tDH =FPGA需要的最小数据保持时间
相关信息