仅对英特尔可见 — GUID: sam1403478327115
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403478327115
Ixiasoft
5.14. 源同步时序预算
本部分中的内容介绍 Cyclone® V器件系列中源同步信令的时序预算、波形和规范。
LVDS I/O标准使能数据高速传输,实现更高系统整体性能。要利用快速系统性能优势,必须分析这些高速信号的时序。针对差分模块的时序分析不同于传统同步时序分析技术。
源同步时序分析的基础是数据和时钟信号之间的偏斜,而非时钟到输出的建立时间。高速差分数据传输需要使用IC供应商提供的时序参数,并且电路板偏斜、电缆偏斜和时钟抖动会对其造成强烈影响。
本部分定义了 Cyclone® V器件系列中的源同步差分数据定向时序参数、时序预算定义,以及如何使用这些时序参数确定设计的最佳性能。