仅对英特尔可见 — GUID: sam1403480692229
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480692229
Ixiasoft
5.4.2.2. 指南:LVDS应用的参考时钟限制
必须使用与数据通道相同I/O bank的专用参考时钟管脚。对于无专用参考时钟管脚的I/O bank,请使用下表所列I/O bank中的参考时钟管脚。
器件系列 | 系列编号 | 数据通道I/O Bank | 参考时钟管脚I/O Bank |
---|---|---|---|
Cyclone V E | A2, A4 | 使用右下方PLL 的Bank | 4A |
使用左下方PLL的Bank | 3B | ||
使用右上方PLL的Bank | 7A | ||
使用左上方PLL的Bank | 8A | ||
A5, A7, A9 | 3A | 3B | |
5A | 5B | ||
Cyclone V GX | C3, C4, C7, C9 | 3A | 3B |
5A | 5B | ||
C5 | 3A | 3B | |
5A | 5B | ||
7A | 8A | ||
Cyclone V GT | D5, D9 | 3A | 3B |
5A | 5B | ||
D7 | 3A | 3B | |
Cyclone V SE | A2, A4 | 3A | 3B |
A5, A6 | 5A | 5B | |
Cyclone V SX | C2, C4 | 3A | 3B |
C5, C6 | 5A | 5B | |
Cyclone V ST | D5, D6 | 5A | 5B |