仅对英特尔可见 — GUID: sam1403476208160
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403476208160
Ixiasoft
2.2.1. 指南:存储器模块选择考量
Intel® Quartus® Prime软件根据用户存储器设计的速度与大小约束,自动将用户定义的存储器划分为多个存储器块。例如, Intel® Quartus® Prime软件可能将存储器分布到多个可用的存储块上,从而提高设计性能。
使用IP Catalog中的RAM IP核,手动将存储器分配给特定块大小。
对于存储器逻辑阵列模块(MLAB),可使用 Intel® Quartus® Prime软件通过仿真实现Single-port SRAM。仿真操作仅导致使用最少量额外逻辑资源。
由于MLAB的两用体系结构,模块中仅有数据输入寄存器和输出寄存器。MLAB从ALM中获得读地址寄存器。然而写地址和读数据寄存器是在MLAB内部。