仅对英特尔可见 — GUID: sam1403479856478
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479856478
Ixiasoft
6.5. 硬核存储器控制器
Cyclone® V 器件配备专用硬核存储器控制器。可使用LPDDR2、DDR2和DDR3 SDRAM接口的硬核存储器控制器。对比使用内核逻辑实现的存储器控制器,硬核存储器控制器允许对较短延迟周期的较高存储器接口频率支持。
硬核存储器控制器使用专用I/O管脚作为SDRAM接口的数据、地址、命令、控制、时钟和接地管脚。如果未使用硬核存储器控制器,则可以将这些专用管脚用作常规I/O管脚。