仅对英特尔可见 — GUID: sam1403479268241
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479268241
Ixiasoft
9.7. Cyclone® V器件中的JTAG边界扫描测试
日期 | 版本 | 修订内容 |
---|---|---|
2015年12月 | 2015.12.21 | 将Quartus II更改为Quartus Prime。 |
2015 | 2015.06.12 | 在“使能和禁用IEEE Std. 1149.1 BST电路”部分添加了注释。 |
2014年6月 | 2014.06.30 | 删除了“执行BST”部分中的一个注释。 |
2014年1月 | 2014.01.10 |
|
2013年5月 | 2013.05.06 |
|
2012年12月 | 2012.12.28 | 重新组织内容并更新了模板。 |
2012年6月 | 2.0 |
|
2011年10月 | 1.0 | 首次发布。 |