Cyclone V器件手册: 第一卷:器件接口和集成

ID 683375
日期 7/24/2020
Public
文档目录

3.5.7. 脉动寄存器

每个精度可调DSP模块有两个脉动寄存器。如果精度可调DSP模块没有配置成脉动FIR模式,那么这两个脉动寄存器都被旁路。

第一组脉动寄存器由18-bit和19-bit寄存器组成,分别用于寄存顶部乘法器的18-bit和19-bit输入。

第二组脉动寄存器用于延迟chainout输出至下一个精度可调DSP模块。

您必须使用与输出寄存器bank相同的时钟源对所有的脉动寄存器提供时钟。