仅对英特尔可见 — GUID: sam1403480925486
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480925486
Ixiasoft
6.3.7. Cyclone V SX中的DQ/DQS组
系列编号 | 封装 | 侧 | x8 | x16 |
---|---|---|---|---|
C2 C4 |
672-pin Ultra FineLine BGA | 右侧 | 1 | 0 |
底部 | 8 | 2 | ||
C5 C6 |
672-pin Ultra FineLine BGA | 右侧 | 1 | 0 |
底部 | 8 | 2 | ||
896-pin FineLine BGA | 顶部 | 5 | 2 | |
右侧 | 3 | 0 | ||
底部 | 10 | 3 |