仅对英特尔可见 — GUID: sam1403477893957
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477893957
Ixiasoft
5.10.2.4. LVPECL匹配
Cyclone® V器件仅支持输入时钟管脚上的LVPECL I/O标准:
- 支持使用LVDS输入缓冲器进行LVPECL输入操作。
- 不支持LVPECL输出操作。
如果输出缓冲器的LVPECL共模电压与LVPECL输入共模电压不匹配,就使用交流(AC)耦合。
注: Altera建议使用IBIS模型验证LVPECL AC/DC耦合匹配。
图 98. LVPECL AC(交流)耦合匹配
如果LVPECL输出共模电压在 Cyclone® V LVPECL输入缓冲器规格范围之内,则DC耦合LVPECL可用。
图 99. LVPECL DC(直流)耦合匹配
有关VICM规范的信息,请参阅器件数据表。
相关信息