仅对英特尔可见 — GUID: sam1403477651411
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477651411
Ixiasoft
5.8.7. 开漏输出
每个I/O管脚的可选开漏输出相当于一个开路集电极输出。如果它被配置为开漏,那么输出逻辑值为高阻或者逻辑低电平。
一条线路可连接多个开漏输出。这种连接类型类似于逻辑OR功能,通常称为active-low wired-OR(低电平有效有线OR)电路。如果至少一个输出处于逻辑0状态(active),则电路灌入电流并将线路带至低电压。
如果要将多个器件连接到总线,则可使用开漏输出。例如,可将开漏输出用作由任何器件置位的系统级控制信号或用作中断。
可使用入如下其中一种方法使能开漏输出约束:
- 使用OPNDRN原语设计三态缓冲器。
- 在 Intel® Quartus® Prime软件中开启Auto Open-Drain Pins选项。