仅对英特尔可见 — GUID: sam1403477599948
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477599948
Ixiasoft
5.7.1. Cyclone® V器件的I/O缓冲器和寄存器
I/O寄存器由输入数据通路(处理管脚至内核的数据)、输出数据通路(处理内核至管脚的数据)和输出使能(OE)数据通路(处理OE信号至输出缓冲)组成。这些寄存器允许更快的源同步(source-synchronous)寄存器到寄存器(register-to-register)传输和重新同步。
输入数据通路 | 输出数据通路 |
---|---|
包括:
|
包括:
|
可以旁路输入数据通路中的每个块。输入数据通路使用偏移校正延迟来调整不同工艺、电压和温度(PVT)之间的输入寄存器时钟延迟。 |
可以旁路输出和OE数据通路的每个块。 |
图 81. Cyclone® V器件的IOE结构该图显示 Cyclone® V FPGA的IOE结构。该图中,每个DQ/DQS组都可用动态片上匹配(OCT)控制。