仅对英特尔可见 — GUID: sam1403479229828
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479229828
Ixiasoft
9.3. 执行BST
可在配置前后,配置后或者配置期间(无需中断配置)发布BYPASS、IDCODE和SAMPLEJTAG指令。
要发布其他JTAG指令,请遵循以下指导:
- 要在配置前运行测试,请将nCONFIG管脚保持低电平。
- 要在配置期间运行BST,可发布 CONFIG_IO JTAG指令中断配置。配置中断时,可发布其他JTAG指令运行BST。BST完成后, 再发布 PULSE_NCONFIG JTAG指令或脉冲nCONFIG低电平以重新配置器件。
全芯片(chip-wide)复位 (DEV_CLRn) 和全芯片输出使能 Cyclone® V器件上的 (DEV_OE) 管脚且不会影响JTAG边界扫描或配置运行。切换这些管脚不会中断BST运行(除非出现非预期的BST行为)。
如果对 Cyclone® V器件的JTAG配置设计一个电路板,请考虑专用配置管脚的连接。