仅对英特尔可见 — GUID: sam1403480658753
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403480658753
Ixiasoft
4.2.3. PLL移植指南
如果计划在 Cyclone® V SX C2,C4,C5和C6器件之间移植设计,则您的设计需要PLL驱动HSSI,并时钟网络(GCLK或RCLK)使用器件左侧的PLL。
系列 | 系列编号 | PLL位置(左侧) |
---|---|---|
Cyclone® V SX | C2 | FRACTIONALPLL_X0_Y14 |
C4 | ||
C5 | FRACTIONALPLL_X0_Y32 | |
C6 |
相关信息