仅对英特尔可见 — GUID: sam1403477872249
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477872249
Ixiasoft
5.10.2.3. 仿LVDS、RSDS和Mini-LVDS匹配
I/O bank也支持仿LVDS、RSDS和mini-LVDS I/O标准。
仿LVDS、RSDS和mini-LVDS输出缓冲器使用两个带有外部单电阻或者三电阻网络的单端口输出缓冲器,并且可以是三态。
图 96. 仿LVDS、RSDS或者Mini-LVDS I/O标准匹配
所有I/O bank中都有输出缓冲器(如图所示)。RS为120 Ω,RP为170 Ω。
要符合RSDS或mini-LVDS规范,需要一个电阻网络来减少输出电压摆幅。
可以修改三电阻网络值来降低功耗或者改善噪声容限。选择满足下列公式的电阻值。
图 97. 电阻网络计算
注: Altera建议使用IBIS或者SPICE模型进行额外仿真,以验证定制电阻值是否满足RSDS或者mini-LVDS I/O标准要求。
有关支持外部单电阻或者三电阻网络的数据速率的信息,请参阅器件数据表。
相关信息