仅对英特尔可见 — GUID: nik1398707137035
Ixiasoft
仅对英特尔可见 — GUID: nik1398707137035
Ixiasoft
5.2.1.9. KR FEC 模块
Enhanced PCS 中的 KR FEC 模块是按照 IEEE 802.3 规范的 10G-KRFEC 和 40G-KRFEC 设计的。KR FEC 实现前向纠错 (FEC)子层(PCS 子层和 PMA 子层之间的一个子层)。
大多数数据传输系统(如以太网系统)对于误码率 (BER) 有最低要求。但是,由于通道中的通道扭曲或噪声,可能无法实现所需的 BER。在这些情况下,添加一个前向纠错可以改善系统的 BER 性能。
FEC 子层是可选的而且可以跳过。在使用 FEC 子层时,它可以提供额外余量以允许制造和环境条件方面的差异。FEC 可以实现下列目标:
- 支持10GBASE-R/KR和40GBASE-R/KR协议的前向纠错机制。
- 支持以太网MAC的全双工操作模式。
- 支持为10GBASE-R/KR和40GBASE-R/KR协议定义的PCS、PMA和物理介质相关(PMD)子层。
- 支持64/66-bit编码的任何协议上的最大收发器数据速率。
使用 KR FEC 可以改善系统的 BER 性能。
转码编码器
KR 前向纠错 (KR FEC) 转码编码器模块通过生成转码位执行 64B/66B 到 65 位的转码器函数。转码位是从 64B/66B 编码器(在前)和 66 位(在后)这一组合生成的,64B/66B 编码器由一个 2 位同步头(S0 和 S1)和一个 64 位有效载荷 (D0, D1,…, D63) 组成。为了实现 DC 平衡模式,可通过针对第二个同步位 S1 和有效载荷位 D8 执行 XOR 函数来生成转码字。转码位会变成转码编码器的 65 位模式输出的 LSB。
KR FEC 编码器
FEC (2112,2080) 是在 IEEE 802.3 规范的条款 74 中指定的 FEC 代码。 该代码是缩短的循环码 (2112, 2080)。 对于每一模块(2080 个消息位),编码器还生成另一组(32 个)极性检查,这样就会形成总共 2112 位。 生成器多项式为:
g(x) = x32 + x23 + x21 + x11 + x2 +1
KR FEC 扰频器
KR FEC 扰频器模块基于生成多项式 x58 + x39 +1 执行扰频,该多项式是在接收器中建立 FEC 模块同步并确保 DC 平衡所必需的。
KR FEC TX 变速器
KR FEC TX 变速器将 65 位输入字转换为 64 位输出字,以便用 PMA 与 KR FEC 编码器交互。此变速器不同于Enhanced PCS 中使用的 TX 变速器。KR FEC TX 变速器与 FEC 模块对齐。由于编码器输出(又称为扰频器输出)有其独特的字大小模式,因此变速器是为了处理该模式专门设计的。