Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.7.2.2.5. Gen3电源状态管理

PCIe*基本规范定义了低功耗状态,使PHY层器件能够将功耗降到最低。Gen3 PCS不实现这些节能措施,但在低功耗状态下将发送驱动器置于电路空闲状态 时除外。在P2低功耗状态下,收发器不禁用PIPE模块时钟。

图 97. P1到P0的跳变下图显示了从P1到P0的跳变,pipe_phy_status提供completion。