Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

3.3.3. xN 时钟线

xN时钟线跨多收发器bank组路由收发器时钟。

主CGB驱动x6时钟线以及x6时钟线驱动xN时钟线。有两个xN时钟线:xN向上和xN向下。xN向上时钟线将时钟布线到主CGB以上的收发器bank中,xN向下时钟线将时钟布线到主CGB以下的收发器bank中。xN时钟线可以被用于bonded和non-bonded配置中。对于bonded配置,主CGB的低速并行时钟输出被使用,并且每个通道内的本地CGB被旁路。对于non-bonded配置,主CGB对每个通道提供一个高速串行时钟输出。

图 175. xN时钟网络

xN时钟网络的最大通道跨度是包含驱动PLL和主CGB的收发器bank的上一个收发器bank到它的下一个收发器bank之间的距离。最多30个通道可用于单bonded或non-bonded xN 组中。

驱动bonded或non-bonded模式中的通道时,xN时钟网络所支持的最大数据速率取决于驱动收发器bank的电压。