Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

在10GBASE-R模式下,RX FIFO作为时钟补偿FIFO运行。当模块同步器实现模块锁定时,会通过FIFO发送数据。空闲有序集(OS)将被删除,会插入空闲数据以补偿RX低速并行时钟与FPGA架构时钟之间的时钟差(对于最大数据包长度64,000个字节,为±100 ppm)。

删除空闲数据/OS

会在包含四个OS的组中删除空闲数据(当存在两个连续的OS时),直到rx_enh_fifo_pfull标志置低为止。会通过检查当前字和上一个字来检查每个字(由小写字 (LW) 和大写字 (UW) 组成),看它是否可以删除。

例如,如果当前的 LW 处于空闲状态,上一个 UW 不是匹配(Terminate),则当前的 LW 可被删除。

表 254.   可以删除字的情况在下表中,X=不关心(don’t care),T=匹配(Terminate),I=空闲数据(Idle),OS=有序集(order set)。
可删除 情形 上一个 当前 输出
小写字 1 UW !T X !T X
LW X I X X
2 UW OS X OS X
LW X OS X X
大写字 1 UW X I X X
LW X !T X !T
2 UW X OS X X
LW X OS X OS

如果仅删除了一个字,则由于数据路径的宽度是两个字,因此必须对数据进行移位。在删除了两个字之后,FIFO 会针对一个周期停止写入,并在下一个 8 字节数据块上显示一个同步标志 (rx_control[8])。还会显示一个不经过 FIFO 的异步状态信号 rx_enh_fifo_del

图 245.  删除IDLE字下图显示如何删除来自接收器数据流的空闲字。
图 246.  删除 OS 字下图显示如何删除接收器数据流中的有序集字。

插入空闲字

rx_enh_fifo_pempty 标志置低之后,会在包含 8 个空闲字的组中插入空闲字。空闲字可以插在空闲字或 OS 后面。空闲字将插在由 8 个字节组成的组中。数据移位不是必需的。会向所插入的 8 字节空闲字附加一个同步状态 rx_enh_fifo_insert 信号。

表 255.  插入两个空闲字时的情形在下表中,X=不关心,S=开始,OS=有序集,I-DS=数据流中的空闲字,I-In=已插入空闲字。对于情形 3 和 4,会在 LW 和 UW 之间插入空闲字。
情形 输入 输出
1 UW I-DS I-DS I-In
LW X X I-In
2 UW OS OS I-In
LW X X I-In
3 UW S I-In S
LW I-DS I-DS I-In
4 UW S I-In S
LW OS OS I-In
图 247. 插入空闲字下图显示如何在接收器数据流中插入空闲字。