仅对英特尔可见 — GUID: nik1398706864364
Ixiasoft
仅对英特尔可见 — GUID: nik1398706864364
Ixiasoft
2.6.2. 10GBASE-R、采用IEEE 1588v2的10GBASE-R和具有FEC的10GBASE-R种类
10GBASE-R PHY是以IEEE 802.3-2008规范的条款49定义的10.3125-Gbps数据速率运行的以太网特定的物理层。Arria 10收发器可实现10GBASE-R种类,例如采用IEEE 1588v2的10GBASE-R和采用前向纠错(FEC)的 10GBASE-R。
10GBASE-R并行数据接口是与具有可选协调子层(RS)的介质访问控制(MAC)进行交互的10千兆位介质独立接口 (XGMII)。
10GBASE-R是一种独立运行的单通道协议。通过使用Native PHY IP的预置来配置收发器来实现10GBASE-R PHY功能。10GBASE-R PHY IP与10-Gbps Ethernet MAC Megacore Function兼容。完整的PCS和PHY解决方案也可用于与第三方 PHY MAC 层进行交互。
以下预置中的10GBASE-R种类是可用的:
- 10GBASE-R
- 10GBASE-R Low Latency
- 10GBASE-R Register Mode
- 10GBASE-R w/ KR-FEC
如果通过Native PHY IP内核进行配置,那么Intel建议您使用预置来直接选择适合的10GBASE-R种类。
采用IEEE 1588v2的10GBASE-R
当选择采用IEEE 1588v2的10GBASE-R PHY模式预置时,硬核TX和RX FIFO设置为寄存器模式。通向FPGA架构的tx_clkout和rx_clkout的输出时钟频率基于PCS-PMA接口宽度。例如,如果PCS-PMA接口为40位,则tx_clkout和rx_clkout以10.3125-Gbps/40-bit = 257.8125 MHz运行。
采用IEEE 1588v2的10GBASE-R PHY在FPGA内核中创建软核TX相位补偿FIFO和RX时钟补偿FIFO,因此在与MAC层交互时,有效的XGMII数据以156.25 MHz运行。
10GBASE-R PHY IP配置为IEEE-1588v2模式的Arria 10 收发器Native PHY的预置支持IEEE 1588精确时间协议 (PTP)。PTP用于在诸如以下应用中实现精确的时钟同步:
- 通讯中的分布式系统
- 发电及配电
- 工业自动化
- 机器人学
- 数据采集
- 测试
- 测量
该协议适用于通过局域网(包括但不限于以太网)进行通信的系统。 该协议可使包括各种固有精度、分辨率和稳定性的时钟的异构系统与超级主时钟同步。
采用FEC的10GBASE-R
Arria 10 10GBASE-R具有同样针对10GBASE-KR PHY的可选FEC种类。 这样可以提供代码增益,以提高更多背板通道(具体定义见条款69)上的链路预算和BER性能。这可提供更多的裕量以考虑制造和环境条件中的变化。附加的TX FEC子层:
- 从TX PCS接收数据
- 转换64b/66b字的编码
- 执行编码/帧处理
- 对FEC数据进行扰频处理并将其发送到PMA
RX FEC 子层:
- 从PMA接收数据
- 执行解扰
- 实现FEC帧处理同步
- 确有需要且条件具备时对数据进行解码和校正
- 对64b/66b字重新编码并将数据发送到PCS
采用KR FEC的10GBASE-R协议是一个位于10GBASE-R物理层的PCS和PMA子层之间的KR FEC子层。
CMU PLL或ATX PLL生成TX高速串行时钟。