Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

5.3.2.6.2. 字节解串器解串 x2 模式

解串x2模式用在高速应用场合(如PCIe* Gen1或Gen2协议实现),在这样的应用场合中,FPGA架构不能与TX PCS以同样的速度运行。

在解串 x2 模式下,字节解串器会将 8 位、10 位(当 8B/10B 编码器处于未启用状态时)、16 位和 20 位(当 8B/10B 编码器处于未启用状态时)输入数据分别解串为 16 位、20 位、32 位和 40 位数据。当来自字对齐器的并行数据宽度加倍时,时钟速率会减半。