Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

5.1.1.1. 串化器

串化器将从收发器 PCS 或 FPGA 架构传入的低速并行数据转换为高速串行数据并将数据发送到发送器缓冲器。

通道串化器支持下列串化因数:8、10、16、20、32、40和64。

图 219. 串化器模块串化器模块首先发出输入数据的最低有效位 (LSB)。