仅对英特尔可见 — GUID: mta1427241875843
Ixiasoft
仅对英特尔可见 — GUID: mta1427241875843
Ixiasoft
6.5. 嵌入重配置流光器
嵌入式重配置流光器是一个功能模块,它可以执行Avalon-MM传输来访问收发器中的通道/ATX PLL配置寄存器。
使能嵌入式流光器时,Native PHY/ATX PLL IP内核会将重配置设置档和重配置控制逻辑嵌入到IP文件中。
对于ATX PLL IP,通过重配置接口可以控制嵌入式流光器模块。流光器模块的控制和状态信号被存储映射到PLL的软控制和状态寄存器中。
重配置地址(hex) | 重配置位 | 属性名 | 属性说明 | 位编码 | 收发器模块 | 说明 |
---|---|---|---|---|---|---|
340 | 7 | cfg_load | 开始数据流 | 1'b1 | 嵌入式重配置流光器 | 设置成1'b1,开始数据流,自动净化位 |
[2:0] | cfg_sel | 配置设置档选择 | Direct mapped | 嵌入式重配置流光器 | 配置设置档的二进制编码到数据流 | |
341 | 0 | rcfg_busy | Busy Status位 | 1'b1 | 嵌入式重配置流光器 | 将位设置成:
|
对通过IP指导重配置流程和使能了嵌入式流光器执行动态重配置的步骤的完整列表,请参考执行动态重配置的步骤。要执行参考时钟切换,对执行动态重配置的步骤所介绍的特殊情况使用重配置流程。
对于Native PHY IP,通过重配置接口可以控制嵌入式流光器模块。流光器模块的控制和状态信号被存储映射到PHY的软控制和状态寄存器中。这些嵌入式重配置控制和状态寄存器被复制用于每个通道。由于重配置流光器将软逻辑用于控制和状态寄存器而使能嵌入式重配置流光器时,不能合并多个IP内核中的重配置接口。
在收发器 Native PHY IP参数编辑器的Dynamic Reconfirmation选项卡中使能功能Include PMA Analog settings in configuration files, 就可以选择性地支持Native PHY IP内核将PMA模拟设置包括在配置文件中。该功能在默认情况下是禁用的。使能该功能,将Native PHY IP参数逻辑器的Analog PMA settings (Optional)选项卡指定的PMA模拟设置添加到配置文件。即使在Native PHY IP参数逻辑器中使能了该选项,编译静态设计时,还是要对模拟设置指定QSF约束。Native PHY IP参数逻辑器所选的模拟设置仅用于包括所选配置文件中的这些设置以及它们的相关设置。要了解有关模拟设置的QSF约束的详细信息,请参考模拟参数设置章节。
例如:如果Native PHY IP内核含有4个通道—逻辑通道0(logical channel 0)至逻辑通道3(logical channel 3)—而您要使用嵌入式重配置流光器重配置逻辑通道3时,必须使用含有相应位设置的重配置接口写入逻辑通道3的控制寄存器。
对通过IP指导重配置流程和使能了嵌入式流光器执行动态重配置的步骤的完整列表,请参考执行动态重配置的步骤。要执行PMA重配置,例如TX PLL切换、CGB分频器切换或者参考时钟切换,对执行动态重配置的步骤所介绍的特殊情况使用重配置流程。
重配置地址(hex) | 重配置位 | 属性名 | 属性说明 | 位编码 | 收发器模块 | 说明 |
---|---|---|---|---|---|---|
340 | 7 | cfg_load | 开始数据流 | 1'b1 | 嵌入式重配置流光器 | 设置成1'b1,开始数据流,自动净化位 |
6 | bcast_en | 使能广播 | 1'b1 | 嵌入式重配置流光器 | 设置成1'b1,将相同的设置档播发到所有的通道 | |
[2:0] | cfg_sel | 配置设置档选择 | Direct mapped | 嵌入式重配置流光器 | 配置设置档的二进制编码到数据流 | |
341 | 0 | rcfg_busy | Busy Status位 | 1'b1 | 嵌入式重配置流光器 | 将位设置成:
|
可以写入到地址0x340,同时开始数据流,使能广播,并选择要串流的设置档。至多个通道的不同请求通过用户重配置接口(共享的或独立的)可以同时写入到所需通道的地址。重配置数据流完成后,reconfig_waitrequest信号将会保持置位。