仅对英特尔可见 — GUID: nik1398707029509
Ixiasoft
仅对英特尔可见 — GUID: nik1398707029509
Ixiasoft
3.1.2. ATX PLL
输入参考时钟
这是PLL的专用输入参考时钟源。
输入参考时钟可来自于以下时钟源:
- 专用参考时钟管脚
- 参考时钟网络
- 接收器输入管脚
- PLL级联中另一个PLL的输出
- 全局时钟或内核时钟网络
以级联PLL输出,全局时钟或内核时钟网络作为参考时钟源,会将额外抖动引入ATX PLL输出。请参阅KDB “如何补偿 Arria® 10 PLL参考时钟的PLL级联或非专用时钟路径抖动?”获得详细信息。
ATX PLL校准过程必须由稳定,可靠的CLKUSR时钟进行时钟控制。请参阅校准部分以了解关于CLKUSR时钟的更多详细信息。
参考时钟多路复用器
参考时钟(refclk)多路复用器从各种可用的参考时钟源选择PLL的参考时钟。
N计数器
N计数器对refclk mux的输出进行分频。且所支持的分频因子是1、2、4和8。
相位频率检测器(PFD)
N计数器模块输出中的参考时钟(refclk)信号和M计数器模块输出中的反馈时钟 (fbclk) 信号被用作供应PFD的输入。PFD的输出与refclk和fbclk输入之间的相位差异成正比。使用它将N计数器输出中的refclk信号对齐到反馈时钟(fbclk)信号。当参考时钟的下降沿出现在反馈时钟的下降沿之前时,PFD生成一个"上升"信号。相反,当反馈时钟的下降沿出现在参考时钟的下降沿之前时,PFD生成一个"下降"信号。
电荷泵与环路滤波器
电荷泵与环路滤波器(CP和LF)使用PFD输出,以生成用于VCO的控制电压。电荷泵将来自PFD的“向上”或“向下”脉冲转换成电流脉冲。电流脉冲通过一个低通滤波器被过滤到一个驱动VCO频率的控制电压。电荷泵、环路滤波器和VCO设置决定ATX PLL的带宽。
锁定检测器(Lock Detector)
锁定检测器模块会显示参考时钟和反馈时钟相位已对齐。锁定检测器生成一个高电平有效pll_locked信号以表明PLL被锁定到其输入参考时钟。
电压控制振荡器
ATX PLL中使用的是基于LC tank的电压控制振荡器(VCO)。电荷泵与环路滤波器的输出作为VCO的输入。VCO的输出频率取决于输入控制电压。输出频率根据电荷泵和环路滤波器的输出电压而进行调整。
L计数器
L计数器将ATX PLL生成的差分时钟分频。L计数器不在PLL的反馈路径中。M计数器
M计数器的输出频率与N计数器的输出相同。VCO频率由下面的公式得到:VCO freq = 2 * M * input reference clock/N
在VCO到达M计数器之前,一个额外的分频器将VCO的高速串行时钟输出一分为二。
M计数器支持的分频因子为整数频率综合模式中8到127以及小数模式中的11到123的连续范围。
三角积分调制器(Delta Sigma Modulator)
仅当ATX PLL被配置为OTN和SDI协议的级联源时才支持小数分频模式。用于小数分频模式的三角积分调制器不断调节M计数器分频值从而PLL能够执行小数频率综合。小数分频模式中,M值如下:
M(整数)+ K/2^32,其中K为ATX PLL IP Parameter Editor中的Fractional multiply factor(小数分频乘法因子,K)
K的合法值为1到2^32-1,且只能被手动输入到Quartus Prime软件的ATX PLL IP Parameter Editor中。
小数分频模式中配置ATX PLL时,可得到精确的输出频率。由于K值为32-bit分辨率,将7 Ghz VCO频率转换成1.63 Hz步进时,并非所有的小数分频期望值都能准确实现。在k-精度模式(K < 0.1或K > 0.9)下的小数分频模式中进行配置时,锁定信号不可用。
多个重配置profile
ATX PLL IP Parameter Editor的Dynamic Reconfiguration(ATX PLL IP参数编辑器动态重配置)选项卡下,在Configuration Profiles部分, 可以使能多个重配置profile。以支持ATX PLL IP的多个配置或profile的创建,存储及参数设置分析。
ATX PLL IP GUI可以为给定的配置生成配置文件(SystemVerilog,C header或MIF)。通过使能多个重配置的profile选项,ATX PLL IP Parameter Editor可同时为全部的profile生成配置文件。此外, 通过使能简化的重配置文件生成,IP Parameter Editor在经过内部比较所有profile的相应参数设置和识别各种不同后生成一个简化的配置文件。
嵌入式Reconfiguration Streamer
- 多个重配置profile创建
- 在ATX PLL IP GUI中,为每个使用多重profile功能的profile创建配置。
- 重配置报告文件
- IP GUI生成的重配置报告文件包含全部已选profie的参数和寄存器设置。如果已选择简化的重配置文件项,IP参数编辑器将对比各profile间的设置并生成仅包含各种差别的简化报告文件。
- 在GUI中选择“Enable embedded reconfiguration streamer logic”以生成如下文件:
- 执行streaming所必需的HDL文件。
- 各profile的单个报告文件,以及一个具有全部profile配置数据的SystemVerilog封装文件级联。
- 生成ATX PLL IP并通过AVMM主端口控制重配置streamer。