Intel® Arria® 10收发器PHY用户指南

ID 683617
日期 11/06/2017
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

2.10. 仿真收发器Native PHY IP内核

使用仿真来验证Native PHY收发器功能性。Quartus® Pirme软件支持 ModelSim® - Intel FPGA Edition以及第三方仿真器中的寄存器传输级(RTL)和门级仿真。使用Quartus Prime工程文件运行仿真。

可使用的下面的仿真流程:

  • NativeLink—此流程使您能够从Quartus Prime软件开始一个仿真,从而简化了仿真。此流程自动创建一个仿真脚本,编译设计文件,IP仿真模型文件和Intel仿真库模型。
    注: Quartus Prime Pro Edition软件不支持NativeLink RTL仿真
  • Scripting IP Simulation—在此流程中,您可以进行下面操作:
    1. 运行ip-setup-simulation工具,生成一个仿真脚本,此脚本编译您设计中所有基本IP的仿真文件。一旦在设计中升级或修改IP,就要重新生成此脚本。
    2. 您创建一个顶层仿真脚本,用于编译您的测试台文件和仿真测试台。它将source在第一个操作中生成的脚本。即便在您的设计中升级或修改IP,您也不必修改此脚本。
  • Custom Flow—此流程使您能够对具有更复杂要求的仿真进行定制。您可以使用此流程手动编译设计文件,IP仿真模型文件和Intel仿真库模型。

您可以仿真以下网表:

  • RTL功能网表—该网表提供了使用Verilog HDL,SystemVerilog和VHDL设计源代码的周期精确的仿真。Intel和第三方EDA供应商提供仿真模型。

仿真的先决条件

在成功地通过Quartus Prime Analysis and Synthesis后,才能仿真您的设计。